
UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO
FACULTAD DE INGENIERÍA – DISEÑO DIGITAL MODERNO
HOJA DE ESPECIFICACIONES TÉCNICAS (DATASHEET)
Sistema: Unidad Aritmética y Lógica Combinacional de 2 Bits (ALU-2B)

1. ARQUITECTURA GENERAL Y DIAGRAMA DE BLOQUES



2. ENTRADAS Y SALIDAS DEL SISTEMA

- **Operandos de Datos:** $A = (A_1, A_0)_2$, $B = (B_1, B_0)_2$ (Valores de 0 a 3 con resistencias *pull-down* de 10 kΩ).
- **Selector de Operación:** $S = (S_1, S_0)_2$ (2 bits conmutables).
- **Habilitación (ENABLE):** 1 = Sistema activo; 0 = Display apagado por pin 4 $\overline{BI}$ del 74LS47 y LEDs en reposo.
- **Salida Numérica:** 1x Display 7 segmentos ánodo común.
- **Indicación de Estado:** 4x LEDs (SUM, XOR, AND, MAX).

3. RANGO DE OPERACIÓN Y ALIMENTACIÓN

- **Tensión de Alimentación (V_{CC}):** 5.0 V DC±5 % (4.75 V a 5.25 V).
- **Niveles Lógicos TTL:** $V_{IL} \leq 0.8$ V, $V_{IH} \geq 2.0$ V, $V_{OL} \leq 0.4$ V.
- **Protección Limitadora:** Resistores de 220 Ω por segmento.
- **Rango Numérico Global:** $0 \leq Y \leq 6$ ($Y_2Y_1Y_0$).

4. TABLA DE SELECCIÓN S_1, S_0 Y COMPORTAMIENTO ENABLE

EN	S_1	S_0	Operación	Salida $Y_2Y_1Y_0$	Display 7S
0	X	X	Inhibido	No habilitado	**APAGADO**
1	0	0	SUM: $A + B$	$A + B \in [0, 6]$	Muestra valor
1	0	1	XOR: $A \oplus B$	Bit a bit $\in [0, 3]$	Muestra valor
1	1	0	AND: $A \cdot B$	Bit a bit $\in [0, 3]$	Muestra valor
1	1	1	MAX: máx(A, B)	Mayor $\in [0, 3]$	Muestra valor

5. LISTA DE COMPONENTES (BOM)

Circuito / Elemento	Cant.	Función Principal
74LS283 (U1)	1	Sumador binario rápido de 4 bits
74LS86 (U2)	1	Cuádruple compuerta XOR de 2 entradas
74LS08 (U3)	1	Cuádruple compuerta AND de 2 entradas
74LS32 / 74LS04	1 / 1	Compuertas OR e inversores (bloque MAX)
74LS153 (U6, U7)	2	Doble multiplexor 4 a 1 (bus Y_0, Y_1, Y_2)
74LS139 (U8)	1	Decodificador 2 a 4 para LEDs indicadores
74LS47 (U9)	1	Decodificador BCD a 7 segmentos
Display 7S Ánodo C.	1	Visualizador numérico principal
LEDs 5mm / DIP SW	4 / 2	LEDs de operación y switches de entrada
Resistencias	18	7x 10 kΩ (pull-down), 11x 220 Ω (limitadoras)

6. PINOUT Y REFERENCIAS ESENCIALES DE LOS CIRCUITOS INTEGRADOS

74LS153 (Dual MUX 4:1)
Pin 1: $\overline{1G}$ (Strobe 1 = GND)
Pin 2: B (Selector S_1)
Pins 6,5,4,3: $1C_0..1C_3$
Pin 7: 1Y (Salida MUX 0)
Pin 8: GND | Pin 16: V_{CC}
Pin 9: 2Y (Salida MUX 1)
Pins 10-13: $2C_0..2C_3$
Pin 14: A (Selector S_0)
Pin 15: $\overline{2G}$ (Strobe 2 = GND)

74LS47 (Driver BCD)
Pin 1: B (Entrada BCD Y_1)
Pin 2: C (Entrada BCD Y_2)
Pin 3: $\overline{LT}$ (Test = 5 V)
Pin 4: $\overline{BI}/\overline{RBO}$ (ENABLE)
Pin 5: $\overline{RBI}$ (5 V)
Pin 6: D (Entrada BCD Y_3 = GND)
Pin 7: A (Entrada BCD Y_0)
Pin 8: GND | Pin 16: V_{CC}
Pins 9-15: Cátodos a,b,c,d,e,f,g

74LS139 (Decod. 2:4)
Pin 1: $\overline{1G}$ (Habilitación)
Pin 2: 1A (Selector S_0)
Pin 3: 1B (Selector S_1)
Pin 4: $\overline{1Y_0}$ (LED SUM, verde)
Pin 5: $\overline{1Y_1}$ (LED XOR, amarillo)
Pin 6: $\overline{1Y_2}$ (LED AND, azul)
Pin 7: $\overline{1Y_3}$ (LED MAX, rojo)
Pin 8: GND | Pin 16: V_{CC}
** Salidas activas en BAJO.*

74LS283 (Sumador 4b)
Pin 1: Σ_2 (Bit 1 de suma)
Pins 2, 3: B_2, A_2 (Bits B_1, A_1)
Pin 4: Σ_1 (Bit 0 de suma)
Pins 5, 6: A_1, B_1 (Bits A_0, B_0)
Pin 7: C_{in} (Conectado a GND)
Pin 8: GND | Pin 16: V_{CC}
Pin 9: C_4 (No conectado)
Pins 10, 11, 15: GND
Pin 13: Σ_3 (Bit 2 de suma / Cout)